J'essaie de comprendre le circuit suivant:
Mon problème est de comprendre pourquoi le signal CLK est connecté au condensateur (C7). Le côté inférieur de C7 est connecté avec une résistance à GND. Cela signifie que la "plaque" aura (après un certain délai) le même potentiel que GND. La "plaque" supérieure oscillera avec le signal CLK. La logique est connectée au côté inférieur, donc je ne comprends pas comment la porte NAND peut jamais obtenir une autre entrée que LOW sur la broche inférieure. Cela signifie que la porte NAND ne sortira jamais LOW et donc la RAM ne stockera jamais rien, ce qui n'a aucun sens.
Le seul effet que le condensateur pourrait avoir dans ma compréhension est de retarder et d'aplatir les changements dans le signal d'horloge, mais je ne comprends pas l'utilisation de cela.
De plus, je ne comprends pas la signification de la résistance. Cela augmente le temps de chargement du condensateur, mais une fois que le côté inférieur est au potentiel GND, il n'y aura plus de courant après cela.
J'espère que quelqu'un pourra m'aider à comprendre cela.