Question:
Pourquoi certains PCB ont la cour dans la couche de sérigraphie?
Alex I
2019-10-22 22:18:43 UTC
view on stackexchange narkive permalink

J'ai vu pas mal de PCB dont les composants passifs sont entièrement soulignés sur leur sérigraphie.

Quelque chose comme ça:

enter image description here

Ici, il y a un contour autour de chaque passif qui fait (presque) tout le tour, et semble avoir la même taille que la cour - les lignes des composants placés côte à côte se chevauchent.

Ce style est apparemment très courant dans les produits à haut volume conçus et produits en série en Chine - dans ce cas, un module Bluetooth, mais j'ai vu beaucoup d'autres cartes qui sont les mêmes.

Pourquoi la sérigraphie est-elle réalisée de cette manière?

Y a-t-il une raison fonctionnelle à cela?Y a-t-il un moyen de faciliter l'assemblage ou l'inspection en volume?

Cinq réponses:
#1
+23
Scott Seidman
2019-10-22 22:27:44 UTC
view on stackexchange narkive permalink

Imaginez le flux de travail pour les prototypes initiaux sur une longue chaîne de résistances comme sur cette carte.Sinon pour le plan, vous seriez obligé de commencer à une extrémité et de passer à l'autre, ou risqueriez de descendre d'un demi-composant.

Si vous avez beaucoup de pièces compactes et que vous n'avez pas fourni de contours sur la sérigraphie, il se peut même que vous ne sachiez pas si les pièces doivent être installées horizontalement ou verticalement.
Tous les composants sensibles à la polarité peuvent également être marqués avec leur polarité dans ce cadre.
Espérons que les choses que vous achetez ne sont pas des prototypes initiaux assemblés par l'homme.
@DmitryGrigoryev probablement pas, car les robots sont moins chers que la main-d'œuvre esclave, mais l'assemblage manuel fait probablement partie de l'historique du projet, et changer l'écran après le prototypage est une chance pour des erreurs de s'infiltrer. FAIK, l'écran pourrait être une aide pour le choix etplace les programmeurs, ainsi.
@ScottSeidman Si vous pouviez trouver une référence sur pick and place aidée par sérigraphie, j'aimerais la lire.
@DmitryGrigoryev - Je veux dire une inspection visuelle pour s'assurer que c'est correct.Parfois, il faut quelques tableaux pour peaufiner les choses.Mes fabricants prévoient toujours (dans le pire des cas) d'en perdre quelques-uns au début d'une course, si les choses tournent mal.
#2
+18
Voltage Spike
2019-10-22 23:10:50 UTC
view on stackexchange narkive permalink

Je fais cela tout le temps, la principale raison étant que cela permet une meilleure apparence visuelle.L'autre chose intéressante à ce sujet est qu'il permet à un concepteur de PCB d'espacer les composants avec une largeur minimale entre eux.

L'espace peut être un facteur majeur sur de nombreuses conceptions de PCB, rien de la largeur minimale ne peut danser l'espace (et rendre le design plus petit)

enter image description here

Exactement.Ce n'est pas seulement bon pour celui qui doit choisir / réparer les planches, c'est aussi utile pour celui qui dessine la chose.Des références visuelles avec une largeur connue que vous pouvez voir à la fois sur votre écran * et * sur la carte elle-même sans être électriquement pertinentes.
L'espace PCB est une chose importante, qui est un facteur pour de nombreuses conceptions de PCB
#3
+13
CrossRoads
2019-10-22 22:21:29 UTC
view on stackexchange narkive permalink

Rend l'inspection visuelle du placement correct des composants plus facile à repérer.Ou pour identifier les composants manquants.Par exemple, je vois deux ensembles de pads sans composants installés.

#4
+8
Dmitry Grigoryev
2019-10-23 12:19:14 UTC
view on stackexchange narkive permalink

Les bordures sérigraphiées rendent la disposition du PCB facilement lisible par les humains.Ils ne sont pas utiles pour la population automatisée de PCB ou AOI.

Les modules pour les passionnés d'électronique doivent avoir des schémas de PCB lisibles car beaucoup d'yeux regarderont ces PCB.Les PCB produits en masse dans des produits finis qui ne sont pas destinés à être réparés ont souvent peu de sérigraphie, parfois seulement des codes d'identification.

Parfois, si l'assembleur travaille à partir de données Gerber pures et non de données ODB ou CAO, il peut utiliser des informations de sérigraphie pour configurer manuellement l'équipement AOI et SMT.
@crasic Oui, mais cela ne vous oblige pas à mettre une sérigraphie physique sur la planche pendant la production.
#5
+4
le_top
2019-10-23 19:25:05 UTC
view on stackexchange narkive permalink

La cour et la sérigraphie sont des choses différentes. La sérigraphie est visible sur le tableau, la cour est un concept de design et visible uniquement dans l'application de conception de circuits imprimés.

En général, le contour de la sérigraphie est légèrement plus petit que le contour de la cour. Les cours peuvent se toucher, donc si le contour de soie était le même, deux résistances auraient une ligne de soie partagée si leurs cours se touchent. La ligne de soie doit donc être un peu à l'intérieur de la cour pour s'assurer qu'il y a un espace entre les lignes de soie de deux composants différents comme vous le voyez sur les planches.

Les contours et cours en soie sont suggérés par le document IPC-7351C. Dans IPC-7351B, les cours étaient rectangulaires, elles peuvent maintenant être "arbitraires" et suivre de plus près le contour du composant. Le contour en soie des résistances, des diodes et des condensateurs n'est pas non plus rectangulaire.

Ci-dessous, vous pouvez voir un détail de l'un de mes tableaux. Je n'ai pas encore mis à jour les contours de tous mes composants - les lignes en bleu sont les lignes de sérigraphie, les lignes en gris sont les cours. Vous pouvez confirmer que cela correspond à mes explications ci-dessus.

Board detail showing courtyards and silkscreen


La remarque de Ben Voigt m'a poussé à regarder plus en détail. L'image présente certains cas où les lignes partagées sont plus grandes (autour du cristal) et d'autres cas où les lignes sont plus petites (entre les colonnes à l'extrême droite). Il semble donc que le concepteur ait pu effectuer une ou plusieurs des opérations suivantes:

  • Ne pas utiliser de cours et n'avoir que des lignes de soie, en les utilisant comme une sorte de cour;
  • Ne pas respecter les règles de conception s'il disposait de véritables cours.
  • Il y avait des "cours" qui se chevauchaient (pour les cas où la ligne de soie est plus petite) - et cela a abouti à un ajustement automatique des fichiers de production pour éviter d'avoir de la soie sur les tampons (ces ajustements peuvent être effectués par l'outil de conception de PCB, et sont dans mon expérience également appliqués par le fabricant).
"si le contour de la soie était le même, deux résistances auraient une ligne de soie commune" La question postule que cela se produit et étaye l'affirmation avec une photo.
@BenVoigt Ok, en regardant plus en détail, la photo montre des lignes touchantes, où la ligne apparaît plus grande, et des lignes plus petites, où les composants sont plus proches les uns des autres.J'ai d'abord eu l'impression que beaucoup d'entre eux étaient plus gros.Mise à jour de la réponse.


Ce Q&R a été automatiquement traduit de la langue anglaise.Le contenu original est disponible sur stackexchange, que nous remercions pour la licence cc by-sa 4.0 sous laquelle il est distribué.
Loading...