Question:
Pourquoi les générateurs d'impulsions TTL génèrent-ils une onde carrée asymétrique (contrairement au CMOS)?
patthew77
2017-09-29 20:59:25 UTC
view on stackexchange narkive permalink

J'ai lu que la forme d'onde de sortie asymétrique (environ 1/3 mark-to-space) est due aux caractéristiques de la porte d'entrée d'un onduleur TTL, mais Je veux en savoir plus sur les caractéristiques de la porte d'entrée TTL qui provoquent celaasymétrie.Merci!

Schmitt Inverter Waveform Generator

D'une part, le seuil de commutation pour TTL est d'environ 0,8 V tandis que pour CMOS, il est de Vdd / 2.
... et les entrées TTL génèrent un courant important.
Cinq réponses:
#1
+6
AnalogKid
2017-09-29 21:24:31 UTC
view on stackexchange narkive permalink

Deux raisons. Premièrement, une entrée TTL est en fait une sortie. Il génère un courant qui doit être shunté à la terre pour être considéré comme un 0 logique. Ce courant affecte le taux de charge du condensateur de synchronisation, s'ajoutant au courant de la sortie à travers la résistance de synchronisation. Au-dessus de 2,4 V, l'entrée ne fournit plus de courant à la broche d'entrée. Lorsque la sortie devient faible, la résistance de synchronisation décharge le condensateur de synchronisation, mais lorsque la tension du condensateur devient suffisamment basse, l'entrée commence à y fournir du courant, modifiant le taux de décharge.

En dehors de cela, comme ci-dessus, les deux niveaux de transition d'entrée (il y en a deux à cause de l'hystérésis) ne sont pas centrés sur une tension égale à mi-chemin entre les deux extrêmes de la tension de sortie. Une sortie TTL élevée typique est d'environ 3,5 V, donc un ensemble de niveaux de transition d'entrée «équivalent CMOS» serait centré autour de 1,7 V.Mais les deux niveaux de transition TTL sont centrés autour de 1,3 V (7414 d'origine), donc les courants de charge et de décharge à travers la résistance de synchronisation ne sont pas égaux.

https://en.wikipedia.org/wiki/Transistor%E2%80%93transistor_logic

https://en.wikipedia.org/wiki/Schmitt_trigger

#2
+6
next-hack
2017-09-29 21:30:13 UTC
view on stackexchange narkive permalink

Les déclencheurs CMOS Schmitt ont les deux tensions de seuil à \ $ ​​\ frac 1 3 V_ {DD} \ $ et \ $ \ frac 2 3 V_ {DD} \ $. De plus \ $ V_ {OH} = V_ {DD} \ $ et \ $ V_ {OL} = 0 \ $.

Puisque ceci est symétrique par rapport à \ $ ​​V_ {DD} / 2 \ $, il s'ensuit que les temporisations \ $ T_H \ $ et \ $ T_L \ $ sont approximativement égales, d'après les équations:

$$ V (t = T_H) = V_ {t +} = \ frac {2} {3} V_ {DD} = V_ {DD} + (\ frac {V_ {DD}} 3 -V_ {DD} ) e ^ {- \ frac {T_H} \ tau} $$ $$ V (t = T_L) = V_ {t -} = \ frac {1} {3} V_ {DD} = (\ frac {2} 3 V_ {DD}) e ^ {- \ frac {T_L} \ tau} $$

(Les deux équations donnent les mêmes \ $ T_L \ $ et \ $ T_H \ $).

Ceci est bien sûr vrai si R est beaucoup plus élevé que les résistances à l'état passant pMOSFET et nMOSFET de l'onduleur, et si les seuils sont exactement comme indiqué. Des variations mineures vous donneront un cycle de service non 50%.

Les périphériques TTL ont non seulement des seuils asymétriques (0,9 V et 1,7 V), mais aussi les niveaux logiques à vide sont d'environ \ $ V_ {OH} = 3,5 \ V \ $ et \ $ V_ {OL} = 0,2 \ V \ $. Les deux seuils ne sont pas "centrés" dans cette plage. De plus, ils ont un courant d'entrée très non négligeable (surtout pour les grandes valeurs de la résistance), ce qui change la résistance de charge / décharge équivalente vue par le condensateur.

MODIFIER:

Si vous avez besoin d'un rapport cyclique de 50% avec le TTL (mais aussi sur CMOS), vous pouvez par exemple utiliser la moitié de la capacité (la fréquence double) et mettre en cascade une bascule en T (la fréquence que vous vouliez à l'origine, et le cycle de service est de 50%).

#3
+4
glen_geek
2017-09-29 21:33:57 UTC
view on stackexchange narkive permalink

Votre exemple de circuit montre un onduleur à déclenchement de Schmitt.Regardez les tensions de seuil dans le tableau d'exemple ... leur moyenne est inférieure à la moitié de Vcc:
example schmitt thresholds Le condensateur se charge vers Vcc (ou Vdd) plus rapidement qu'il ne se décharge vers la terre.Cette asymétrie du seuil de tension est un facteur majeur de l'asymétrie de largeur d'impulsion.

Si les seuils de Schmitt étaient symétriques d'environ un demi-Vcc, les impulsions de sortie devraient être proches de 50% de haut, 50% de bas.Je suppose que l'étage de sortie des portes tire vers le haut (vers Vcc) de la même manière qu'il tire vers le bas (vers la terre).L'asymétrie dans l'étage de sortie d'une porte est une autre source d'asymétrie, si le courant circule dans une charge.

Ceux-ci ne ressemblent pas à des niveaux de transitions TTL.
@AnalogKid Certes, la table est pour HCMOS schmitt ... (TTL est uniquement spécifié pour Vcc = 5V).Pour le schmitt TTL (7414), le seuil moyen est pire, environ 1,2 V, ce qui provoque un biais d'impulsion encore pire.Et l'asymétrie de l'étage de sortie TTL provoque encore plus de biais d'impulsion dans l'oscillateur de l'OP.HCMOS est préférable, mais pas parfait.
#4
+1
Whit3rd
2017-09-30 08:20:56 UTC
view on stackexchange narkive permalink

Le caractère des seuils CMOS permet un placement symétrique de les points de déclenchement positifs et négatifs du circuit de Schmitt, et de les tensions de commande de sortie logique par rapport à ces points de déclenchement. Alors, la tension aux bornes de la résistance de rétroaction peut être de 5 V à 1,66 V lorsque le CMOS passe d'abord à HAUT, et 0V à 3,33V lorsqu'il passe d'abord à BAS. Ces tensions égales (mais opposées) font des courants égaux et prennent fois égal pour charger ce condensateur, vous obtenez ainsi un cycle de service de 50%. Les courants de charge et de décharge sont dans le rapport 1: 1.

En TTL, cependant, les seuils peuvent être d'environ 1,4 V (comme, 1,2 V bas et 1,6 V haut), tandis que les niveaux du variateur de sortie sont 3,2 V haut et 0,5 V bas. Ainsi, les chutes de tension à travers la résistance de rétroaction sont de 3,2 V à 1,2 V une phase et 0,5 V-1,6 V dans l'autre. Cela signifie les courants que la charge et la décharge du condensateur sont dans le rapport de 2,1: 1,1, et ce n'est PAS ainsi que vous obtenez un cycle de service de 50%.

Le caractère important du TTL est que les seuils d'entrée sont mieux contrôlés que CMOS (ont une petite incertitude) et les tensions de sortie ont moins de symétrie que CMOS. Après cela, il ne s'agit que de détails.

#5
+1
analogsystemsrf
2017-09-30 09:48:07 UTC
view on stackexchange narkive permalink

Ne supposez pas que vous avez un cycle de service de 50% avec CMOS.Les variations de processus: le dopage, l'énergie du faisceau ionique de l'implant, les températures et temps de recuit, etc.



Ce Q&R a été automatiquement traduit de la langue anglaise.Le contenu original est disponible sur stackexchange, que nous remercions pour la licence cc by-sa 3.0 sous laquelle il est distribué.
Loading...